尽管jedec（固态存储协会）的ddr5标准尚未定案，cadence（铿腾）和美光已经开始研发16gb容量的ddr5产品，并计划在2019年底量产。
事实上，早在今年5月，cadence就展示了首款ddr5内存验证模组，dram来自美光，接口层自研，采用台积电7nm工艺，数据率可达4400mt/s，也就是频率高达4400mhz。
根据美光的最新说法，其16gb ddr5芯片会在2019年底量产，基于18nm以下工艺，这就意味着，搭载ddr5内存模组的系统最快2020年面世。
按照进度，jedec有望年底公布ddr5最终规范，起步频率4800mhz，最高6400mhz。其它规划中的变化还有，电压降低、每通道32/40位（ecc）、总线效率提高、增加预取的bank group数量以改善性能等。
由于amd要支持am4接口到2020年，看来已经做好技术预留了？
如对本文有疑问， 点击进行留言回复！！
Zookeeper（2）基础架构与内部原理解析（数据存储、watch机制、监听器、选举机制）
我要评论
网友评论