当前位置： 移动技术网 > IT编程>开发语言>Java > 朱老师嵌入式S5PV210时钟系统学习笔记

朱老师嵌入式S5PV210时钟系统学习笔记

2020年07月26日  | 移动技术网IT编程  | 我要评论

朱老师嵌入式S5PV210时钟系统学习笔记

前期准备工作

一、SoC时钟系统简介

1.1、什么是时钟？SoC为什么需要时钟？

(1)时钟是同步工作系统的同步节拍。
(2)SoC内部有很多器件，譬如CPU、串口、DRAM控制器、GPIO等内部外设，这些东西要彼此协同工作，需要一个同步的时钟系统来指挥。这个就是我们SoC的时钟系统。

1.2、时钟一般如何获得

（1）SoC的时钟获得一般有那些？

外部直接输入时钟信号，SoC有个引脚用来输入外部时钟信号，用的很少。
外部晶振+内部时钟发生器产生时钟，大部分低频单片机都是这么工作的。
外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器分频得到各种频率的时钟，210属于这种。

（2）S5PV210属于第三种。为什么这么设计？

第一问：为什么不用外部高频晶振产生高频信号直接给CPU？
主要是因为芯片外部电路不适宜使用高频率，因为传导辐射比较难控制；高频率的晶振太贵了。
第二问：为什么要内部先高频然后再分频？
主要因为SoC内部有很多部件都需要时钟，而且各自需要的时钟频率不同，没法统一供应。因此设计思路是PLL后先得到一个最高的频率（1GHz、1.2GHz），然后各外设都有自己的分频器再来分频得到自己想要的频率。

1.3、时钟和系统性能的关系、超频、稳定性

(1)一般SoC时钟频率都是可以人为编程控制的，频率的高低对系统性能有很大影响。
(2)S5PV210建议工作频率800MHz～1.2GHz，一般我们都设置到1GHz主频。如果你设置到1.2GHz就叫超频。超频的时候系统性能会提升，但是发热也会增大，因此会影响系统稳定性。

1.4、时钟和外设编程的关联

(1)每个外设工作都需要一定频率的时钟，这些时钟都是由时钟系统提供的。时钟系统可以编程控制工作模式，因此我们程序员可以为每个外设指定时钟来源、时钟分频系统、从而制定这个外设的工作时钟。

1.5、时钟和功耗控制的关系

(1)SoC中各种设备工作时，时钟频率越高其功耗越大，发热越大，越容易不稳定，需要外部的散热条件越苛刻。
(2)SoC内部有很多外设，这些外设不用的时候最好关掉（不关掉会一定程度浪费电），开关外设不是通过开关，而是通过时钟。也就是说我们给某个外设断掉时钟，这个外设就不工作了。

二、S5PV210的时钟系统简介

2.1、时钟域：MSYS、DSYS、PSYS

(1)因为S5PV210的时钟体系比较复杂，内部外设模块太多，因此把整个内部的时钟划分为3大块，叫做3个域。
(2)MSYS（main system）: CPU（Cortex-A8内核）、DRAM控制器（DMC0和DMC1）、IRAM&IROM······
(3)DSYS（display system）: 都是和视频显示、编解码等有关的模块
(4)PSYS（peripheral system）: 和内部的各种外设时钟有关，譬如串口、SD接口、I2C、AC97、USB等。
(5)为什么内部要分为3个域，怎么划分的？因为210内部的这些模块彼此工作时钟速率差异太大了，所以有必要把高速的放一起，相对低速的放一起。

2.2、时钟来源：晶振+时钟发生器+PLL+分频电路

S5PV210外部有4个晶振接口，设计板子硬件时可以根据需要来决定在哪里接晶振。接了晶振之后上电相应的模块就能产生振荡，产生原始时钟。
原始时钟再经过一系列的筛选开关进入相应的PLL电路生成倍频后的高频时钟。高频时钟再经过分频到达芯片内部各模块上。（有些模块，譬如串口内部还有进一步的分频器进行再次分频使用）

2.3、PLL：APLL、MPLL、EPLL、VPLL

PLL是phase locked loop的缩写，中文译作锁相环。按照架构来分可分为模拟，数字，数模混合型锁相环。按照环路传函可分为一阶，二阶，三阶，高阶锁相环。
作用其实就是两点

  1. 产生参考时钟的整数倍频率
  2. 和参考时钟同步

APLL：Cortex-A8内核 MSYS域
MPLL&EPLL：DSYS PSYS
VPLL：Video视频相关模块

• Cortex A8 and MSYS clock domain uses APLL (that is, ARMCLK, HCLK_MSYS, and PCLK_MSYS).
• DSYS and PSYS clock domain (that is, HCLK_DSYS, HCLK_PSYS, PCLK_DSYS, and PCLK_PSYS) and
other peripheral clocks (that is, audio IPs, SPI, and so on) use MPLL and EPLL.
• Video clocks uses VPLL

三、S5PV210时钟域详解

3.1、MSYS域：

ARMCLK：	给cpu内核工作的时钟，也就是所谓的主频。
HCLK_MSYS：	MSYS域的高频时钟，给DMC0和DMC1使用
PCLK_MSYS：	MSYS域的低频时钟
HCLK_IMEM：给iROM和iRAM（合称iMEM）使用

3.2、DSYS域：

HCLK_DSYS：DSYS域的高频时钟
PCLK_DSYS：DSYS域的低频时钟

3.2、DSYS域：

HCLK_DSYS：DSYS域的高频时钟
PCLK_DSYS：DSYS域的低频时钟

3.3、PSYS域：

HCLK_PSYS：PSYS域的高频时钟
PCLK_PSYS：PSYS域的低频时钟
SCLK_ONENAND：ONENAND operating clock

总结：210内部的各个外设都是接在（内部AMBA总线）总线上面的，AMBA总线有1条高频分支叫AHB，有一条低频分支叫APB。上面的各个域都有各自对应的HCLK_XXX和PCLK_XXX，其中HCLK_XXX就是XXX这个域中AHB总线的工作频率；PCLK_XXX就是XXX这个域中APB总线的工作频率。
SoC内部的各个外设其实是挂在总线上工作的，也就是说这个外设的时钟来自于他挂在的总线，譬如串口UART挂在PSYS域下的APB总线上，因此串口的时钟来源是PCLK_PSYS。
我们可以通过记住和分析上面的这些时钟域和总线数值，来确定我们各个外设的具体时钟频率。

3.4、各时钟典型值（默认值，iROM中设置的值）

(1)当210刚上电时，默认是外部晶振+内部时钟发生器产生的24MHz频率的时钟直接给ARMCLK的，这时系统的主频就是24MHz，运行非常慢。
(2)iROM代码执行时第6步中初始化了时钟系统，这时给了系统一个默认推荐运行频率。这个时钟频率是三星推荐的210工作性能和稳定性最佳的频率。
(3)各时钟的典型值：

  • freq(ARMCLK) = 1000 MHz
  • freq(HCLK_MSYS) = 200 MHz
  • freq(HCLK_IMEM) = 100 MHz
  • freq(PCLK_MSYS) = 100 MHz
  • freq(HCLK_DSYS) = 166 MHz
  • freq(PCLK_DSYS) = 83 MHz
  • freq(HCLK_PSYS) = 133 MHz
  • freq(PCLK_PSYS) = 66 MHz
  • freq(SCLK_ONENAND) = 133 MHz, 166 MHz

四、S5PV210时钟体系框图详解

(1)时钟体系框图（数据手册P361&P362，Figure3-3）时钟体系框图

时钟体系框图

(2)两张图之间是渐进的关系。

第一张图从左到右依次完成了原始时钟生成->PLL倍频得到高频时钟->初次分频得到各总线时钟；
第二张图是从各中间时钟（第一张图中某个步骤生成的时钟）到各外设自己使用的时钟（实际就是个别外设自己再额外分频的设置）。

(3)要看懂时钟体系框图，2个符号很重要：一个是MUX开关，另一个是DIV分频器。

(3.1)MUX开关就是个或门，实际对应某个寄存器的某几个bit位的设置，设置值决定了哪条通道通的，分析这个可以知道右边的时钟是从左边哪条路过来的，从而知道右边时钟是多少。

(3.2)DIV分频器，是一个硬件设备，可以对左边的频率进行n分频，分频后的低频时钟输出到右边。分频器在编程时实际对应某个寄存器中的某几个bit位，我们可以通过设置这个寄存器的这些对应bit位来设置分频器的分频系数（譬如左边进来的时钟是80MHz，分频系统设置为8，则分频器右边输出的时钟频率为10MHz）。
(3.3)寄存器中的clock source x就是在设置MUX开关；clock divider control寄存器就是在设置分频器分频系数。

五.时钟设置的关键性寄存器

5.1、xPLL_LOCK

xPLL_LOCK寄存器主要控制PLL锁定周期的。

5.2、xPLL_CON/xPLL_CON0/xPLL_CON1

xPLL_CON寄存器主要用来打开/关闭PLL电路，设置PLL的倍频参数，查看PLL锁定状态等

5.3、CLK_SRCn(n：0～6)

CLK_SRC寄存器是用来设置时钟来源的，对应时钟框图中的MUX开关。

5.4、CLK_SRC_MASKn

CLK_SRC_MASK决定MUX开关n选1后是否能继续通过。默认的时钟都是打开的，好处是不会因为某个模块的时钟关闭而导致莫名其妙的问题，坏处是功耗控制不精细、功耗高。

5.5、CLK_DIVn

各模块的分频器参数配置

5.6、CLK_GATE_x

类似于CLK_SRC_MASK，对时钟进行开关控制

5.7、CLK_DIV_STATn / CLK_MUX_STATn

这两类状态位寄存器，用来查看DIV和MUX的状态是否已经完成还是在进行中

总结：其中最重要的寄存器有3类：CON、SRC、DIV。其中CON决定PLL倍频到多少，SRC决定走哪一路，DIV决定分频多少。

实践编程

一、汇编实现时钟设置代码详解

1.1、时钟设置的步骤分析：

第1步：先选择不使用PLL。让外部24MHz原始时钟直接过去，绕过APLL那条路
第2步：设置锁定时间。默认值为0x0FFF，保险起见我们设置为0xFFFF
第3步：设置分频系统，决定由PLL出来的最高时钟如何分频得到各个分时钟
第4步：设置PLL，主要是设置PLL的倍频系统，决定由输入端24MHz的原始频率可以得到多
		     大的输出频率。我们按照默认设置值设置输出为ARMCLK为1GHz
第5步：打开PLL。前面4步已经设置好了所有的开关和分频系数，本步骤打开PLL后PLL开始
		    工作，锁定频率后输出，然后经过分频得到各个频率。

1.2、CLK_SRC寄存器的设置分析

CLK_SRC寄存器其实是用来设置MUX开关的。在这里先将该寄存器设置为全0，主要是bit0和bit4设置为0，表示APLL和MPLL暂时都不启用。

1.3、CLK_LOCK寄存器的设置分析

设置PLL锁定延时的。官方推荐值为0xFFF，我们设置为0xFFFF。

1.4、CLK_DIV寄存器的设置分析

0x14131440这个值的含义分析：
PCLK_PSYS = HCLK_PSYS / 2
HCLK_PSYS = MOUT_PSYS / 5
PCLK_DSYS = HCLK_DSYS / 2
HCLK_DSYS = MOUT_DSYS / 4
·······
HCLK_MSYS = ARMCLK / 5
ARMCLK = MOUT_MSYS / 1

1.5、PLL倍频的相关计算

(1)、我们设置了APLL和MPLL两个，其他两个没有管。
(2)、APLL和MPLL设置的关键都是M、P、S三个值，这三个值都来自于官方数据手册的推荐值
(3)、M、P、S的设置依赖《4.2.C语言位运算》中讲过的位运算技术。

1.6、结合寄存器、时钟框图、代码三者综合分析S5PV210的时钟系统

分析时记得在图上做标记（把MUX开关选哪个和DIV分频多少都标出来）然后清楚了。

1.7、汇编源码分析

#define ELFIN_CLOCK_POWER_BASE		0xE0100000	    //  时钟控制器基地址
//查询REGISTER MAP ，我们将使用基址+变址的方式去寻址，如下定义的是相对时钟控制器基地址的偏移值
#define APLL_LOCK_OFFSET		0x00          // xPLL_LOCK ,Control PLL locking period for xPLL		
#define MPLL_LOCK_OFFSET		0x08
#define APLL_CON0_OFFSET		0x100       // Control PLL output frequency for APLL
#define APLL_CON1_OFFSET		0x104      // Control PLL AFC (Adaptive Frequency Calibrator)
#define MPLL_CON_OFFSET		0x108

#define CLK_SRC0_OFFSET			0x200    // Select clock source 
#define CLK_SRC1_OFFSET			0x204
#define CLK_SRC2_OFFSET			0x208
#define CLK_SRC3_OFFSET			0x20c
#define CLK_SRC4_OFFSET			0x210
#define CLK_SRC5_OFFSET			0x214
#define CLK_SRC6_OFFSET			0x218
#define CLK_SRC_MASK0_OFFSET	0x280    // Clock source mask 
#define CLK_SRC_MASK1_OFFSET	0x284

#define CLK_DIV0_OFFSET			0x300           // Set clock divider ratio
#define CLK_DIV1_OFFSET			0x304
#define CLK_DIV2_OFFSET			0x308
#define CLK_DIV3_OFFSET			0x30c
#define CLK_DIV4_OFFSET			0x310
#define CLK_DIV5_OFFSET			0x314
#define CLK_DIV6_OFFSET			0x318
#define CLK_DIV7_OFFSET			0x31c

#define CLK_DIV0_MASK			0x7fffffff        //Clock source mask 0


#define APLL_MDIV      	 	0x7d		// 125
#define APLL_PDIV       		0x3
#define APLL_SDIV       		0x1

#define MPLL_MDIV				0x29b		// 667
#define MPLL_PDIV				0xc
#define MPLL_SDIV				0x1
#define set_pll(mdiv, pdiv, sdiv)	(1<<31 | mdiv<<16 | pdiv<<8 | sdiv)
#define APLL_VAL			set_pll(APLL_MDIV,APLL_PDIV,APLL_SDIV)
#define MPLL_VAL			set_pll(MPLL_MDIV,MPLL_PDIV,MPLL_SDIV)

.global clock_init                                             //给 clock_init 外部链接属性
clock_init:
	ldr	r0, =ELFIN_CLOCK_POWER_BASE
	// 寄存器CLK_SRC：Select clock source 0 (Main)
	ldr	r1, =0x0
	str	r1, [r0, #CLK_SRC0_OFFSET]	
	
	// 设置锁定时间，使用默认值即可
	// 设置PLL后，时钟从Fin提升到目标频率时，需要一定的时间，即锁定时间
	ldr	r1,	=0x0000FFFF					
	str	r1,	[r0, #APLL_LOCK_OFFSET]				
	str    r1,    [r0, #MPLL_LOCK_OFFSET]	 				
	
	//设置分频
	//清bit[0~31]
	ldr r1, [r0, #CLK_DIV0_OFFSET]					
	ldr	r2, =CLK_DIV0_MASK					
	bic	r1, r1, r2
	ldr	r2, =0x14131440						
	orr	r1, r1, r2
	str	r1, [r0, #CLK_DIV0_OFFSET]
	
	// 设置PLL
	// FOUT = MDIV*FIN/(PDIV*2^(SDIV-1))=0x7d*24/(0x3*2^(1-1))=1000 MHz
	ldr	r1, =APLL_VAL						
	str	r1, [r0, #APLL_CON0_OFFSET]

	ldr	r1, =MPLL_VAL						
	str	r1, [r0, #MPLL_CON_OFFSET]
    // 设置各种时钟开关,使用PLL
	ldr	r1, [r0, #CLK_SRC0_OFFSET]
	ldr	r2, =0x10001111
	orr	r1, r1, r2
	str	r1, [r0, #CLK_SRC0_OFFSET]

	mov	pc, lr

二、C语言实现时钟设置代码详解

C和汇编操作寄存器的不同
语法写法不同，核心是一样的
C的优势：位运算更加简单
C语言还是要简单一些

注：以上的内容来自朱老师物联网大讲堂之裸机课程

本文地址：https://blog.csdn.net/qq_44034198/article/details/107560284

您可能感兴趣的文章:

如对本文有疑问， 点击进行留言回复！！

相关文章:

验证码：
最近更新的文章
大家感兴趣的文章
移动技术网