当前位置： 移动技术网 > IT编程>脚本编程>Python > 用数电的角度去理解Verilog

用数电的角度去理解Verilog

2020年10月11日  | 移动技术网IT编程  | 我要评论
1.组合逻辑1.与或非运算比如：A^B A&B ~A用与或非门2.加法比如：A + B用加法器去实现（包含与非门）3.乘法比如： A x B用乘法器（包含与非门）4.if、？条件判断比如： if (a==1’b1)    if(a>2’b01)    assign data_out=sel? a:b用数值比较器5.assign比如：assign A = B用连线4.case状态机比如：case(data)begin   2’b00:   2’b01:

1.组合逻辑

1.与或非运算

比如：A^B A&B ~A
用与或非门

2.加法

比如：A + B
用加法器去实现（包含与非门）

3.乘法

比如： A x B
用乘法器（包含与非门）

4.if、？条件判断

比如： if (a==1’b1)
    assign data_out=sel? a:b
用数值比较器，或非门

5.assign

比如：assign A = B
用连线

6.case状态机

比如：case(data)begin
   2’b00:
   2’b01:
   2’b10:
   2’b11:
   default:
用数据选择器

7.<< >>

比如： a = b << 1
用移位器

2.时序逻辑

1.always语句块

比如：always@(posedge clk)
用触发器

本文地址：https://blog.csdn.net/GLinttsd/article/details/109001333

您可能感兴趣的文章:

如您对本文有疑问或者有任何想说的，请点击进行留言回复，万千网友为您解惑！

相关文章:

验证码：
最近更新的文章
大家感兴趣的文章
移动技术网