一文解决关于建立时间和保持时间的困惑
2020-07-19 14:07 | 评论：0 次 | 浏览: 118
公众号【TechDiary】，专注技术分享，手把手教你成为技术大神之前介绍数字电路复位信号设计的文章中有提到过很多次建立时间、保持时间的概念，事实上建立/保持时间（setup time & hold time）是同步电路设计中基石一般的存在，因此也成为各大IC公司笔面试当中的必考题。当然刚入门FPGA方向的同学可能对这个概念陌生一点，但是如果想要在FPGA方向有所研究的话，处理建立保持时间违例（Vivado中体现的变量名为WNS & TNS & WHS & THS）是最