作为zyqn新手例程的第一个教程，对小白来说需要提炼的东西还是不少的。
1.首先就是vivado 2017.4工程的创建，zyqn7000开发板的封装类型为clg400，“-2”表示速率等级，数字越大性能越好，向下兼容。
我要评论 2.在软件界面中，最左侧一栏为流程导航，我们开发的流程也基本遵循次流程。
3.添加设计源文件，生成led.v文件
module led(
input sys_clk,//定义输入时钟
input rst_n, //定义复位信号
output reg [3:0] led ); //定义输出信号灯
reg[31:0] timer_cnt; //32位计数器
always@(posedge sys_clk or negedge rst_n) begin
if (!rst_n)//当按下复位键时所有灯亮且计数器归零
begin
led <= 4'd0 ;
timer_cnt <= 32'd0 ;
end
else if(timer_cnt >= 32'd49_999_999) //当计数至1s时灯反转，计数器从新计数
begin
led <= ~led;
timer_cnt <= 32'd0;
end
else //在计数值内，信号灯保持不变，计数器累加
begin
led <= led;
timer_cnt <= timer_cnt + 32'd1
end
end
endmodule
4.添加管脚约束
在windows->IO ports中对led、管脚、pl端按键分配管脚和电平标准，生成xdc文件
5.添加时序约束
在synthesis中开始综合，点击“constraints wizard”，设置时钟频率，50hz。reload xdc文件。
6.生成bit文件
编译过程可以细分为综合、布局布线、生成bit文件等
7.仿真
在SIMULATION中点击Simulation settings，添加激励测试文件，程序包括定义输入输出、例化led_test模块，添加时钟激励。
编写完成后进行行为级仿真
8.下载
给开发板上电，在HARDWARE MANAGER中点击auto connect，选择xctz020，右键program device
9.在线调试
个人认为是非常重要的工具，它反映了开发板真实的情况，通过内嵌式逻辑分析仪（ila），可以替代外接的逻辑分析仪进行分析。
1）.在ip catalog中找到ila的ip，设置probes和采样深度，选择管脚的位宽。在led.v中进行例化，重新生成bit文件，下载程序，在在线调试窗口中可以添加信号，可以改变trigger位置
2）.还可以采用mark 的不过的方法，在 led 和 timer_cnt 的定义前面添加 (* MARK_ DEBUG=”true” *)，保存文件。
点击综合，点击set up debug，这时在xdc文件中就可以看到ila核约束，重新生成bit文件（每次修改约束或源文件后就要重新生成bit文件，bit文件可以下载入开发板中）调试方法如前。
总结：pl端开发流程基本为：工程建立、添加约束（管脚约束与时序约束）、仿真、下载、在线调试
本文地址：https://blog.csdn.net/weixin_44288702/article/details/104588559
如对本文有疑问， 点击进行留言回复！！
网友评论