fpga

一、前言 无论是IC工程师、FPGA工程师还是嵌入式软件工程师，都或多或少会接触到Linux操作系统。有很多EDA工具只有Linux版本，因此掌握基本的操作和常用命令十分必要。Linux中的数据均以文件形式存在，本文讲述文件和目录相关的基本操作、VIM编辑常用技巧以及利用CRT实现Windows与L ...

GPU 编程可以称为异构编程，最近由于机器学习的火热，很多模型越来越依赖于GPU来进行加速运算，所以异构计算的位置越来越重要；异构编程，主要是指CPU+GPU或者CPU+其他设备（FPGA等）协同计算。当前的计算模型中，CPU主要用来进行通用计算，其更多的是注重控制，我们可以通过GPU和FPGA等做 ...

最近做了一些系统和网络调优相关的测试，达到了期望的效果，有些感悟。同时，我也发现知乎上对Linux服务器低延迟技术的讨论比较欠缺（满嘴高并发现象）；或者对现今cpu + 网卡的低延迟潜力认识不足（动辄FPGA现象），比如一篇知乎高赞的介绍FPGA的文章写到“从延迟上讲，网卡把数据包收到 CPU，CP ...

2018年10月16日，fpga大厂赛灵思（xilinx）在北京的“xilinx开发者大会 ”(xdf)上，发布了全球首款自适应计算加速平台（a

今日，FPGA加速技术与解决方案提供商「联捷科技(CTAccelLimited)」宣布完成A+轮融资，投资方为君盛投资，青桐资本担任财务顾问。本轮资金将主要用于产品的进一步研发及市场拓展。

云安全服务公司极御云安全获得2000万美元A轮融资，投资者包括ULanNetwork、PSLVentures和VasVentures。极御云安全由ULanNetwork的前FPGA研发组长和前网络工程师联合创办，将为中小型和金融企业提供DDoS云清洗服务

简单易懂的AXI_Lite 总线详解1、前言AXI_LITE协议主要应用于Xilinx的ZYNQ芯片构架下的ARM和FPGA之间的数据读写，更偏向于单个寄存器的读写。2、AXI总线与ZYNQ的关系AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4这个版本，所以当你用到Xilinx的软件的时候看到的都是“AIX4”的IP，如Vivado打包一个AXI IP的时候，

处理器基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x+ Xilinx Artix-7FPGA处理器，TMS320C665x主频为1.0G/1.25GHz，单核运算能力高达40GMACS和20GFLOPS，FPGAXC7A100T逻辑单元101K个，DSP Slice 240个拥有多种工业接口资源，其CPU功能框图：SFP光纤接口SFP光纤接口由SFP1(CON14)和SFP2(CON19)组成（FPGA端），传输速率可高达5Gbit/s，硬件及引脚...

英特尔的SoC开发套件提供了开发定制ARM快速和简单的方法*处理器的SoC设计。设计生产率是Arria 10 SoC架构的驱动理念之一。Arria 10 SoC提供与上一代SoC的完全软件兼容性，广泛的ARM软件和工具生态系统以及增强的FPGA和数字信号处理（DSP）硬件设计流程。Arria 10 SoC旨在满足中端应用的性能和功耗要求.英特尔 Arria 10 SoC 结合了体系结构创新和 TSMC 的 20 nm 工艺技术，提高了性能，降低了功耗：•处理器性能提升 65%，并且 CPU 运算/内核高

首先homogeneous的意思由同类事物（或人）组成的；同种类的而hetergeneous的意思是异质性；异类的；异构。在cadence中如果一个元器件由几个相同的部分组成则可以利用homogeneous绘制（比如多输入的运放）而如果一个元器件由几个不同的部分组成则可以利用hetergeneous绘制（比如一个管脚数目多的FPGA芯片分为不同的几个部分绘制）新建元器件库，如下所示：选择package type 每个部分相同选择homogeneous，不同选择hetergeneous注意事项

之前毕业设计写过的用在FPGA上的BH1750温湿度传感器verilog驱动代码，亲测可用，有什么问题欢迎留言。module BH1750_drive(inputclk,//输入时钟=50Minput rst,//输入复位信号，低电平有效output scl,//输出I2C时钟管脚inout sda,//I2C数据管脚output dvi,//BH1750DVI上电配置管脚output[15:0

zynq 7000 一般有2个cpu （arm A9)，我们一般都用一个cpu0，本实验让2个cpu 都运行起来，cpu0 运行操作系统petalinux 2018.2， cpu1: 裸机流水灯。同时通过共享内存的方式，实现2个核之间的交互。

如果想速成，那就上网看视频吧，这样主要是面对应用的，一个小时内让你的板子运行起来。早期起来的快，活学活用，就是后期没有系统理论支持，会有些吃力，特别是大项目，那完全是个悲剧。国内做的可以的，周立功算一个了，艾米电子也可以。这两家都有学习板，不过后者的教程抄袭的前者的。前者功底深厚些，资金不紧张就买前者吧。速成的话，数电书一定一定必备，边看边学比较好，其余的书可以适量买点。前方知识点高能预警...

第一次写博客，就当是练手了吧QAQ无病呻吟[滑稽]1.导出图片数据2.将数据存入ROM中3.程序设计插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入无病呻吟[滑稽]首先说一下我用的板子，是XILINX的zynq-7020，这也是我学习的第一块FPGA板子，我知道这块板子的难度是很高的，我

最近在开发万兆网mac，由于发送和接收要在数据的尾端添加或者校验CRC32_64，决定写一篇关于CRC的文章，此博客的意义在于帮助自己和大家理解FPGA并行CRC的实现方式，为了简单说明，以CRC32_8为例讲解。1、CRC32_8生成多项式：CRC32=X32+X26+X23+X22+X16+X12+X11+X10+X8+X7+X5+X4+X2+X1+12、CRC校验原理（1）将发送数据左移K位，右侧补零（其中K为生成多项式最高次幂）；（2）用移位补零后的数据对G(x)进行模2除法（其实就是异或运

流水灯实验作为一个经典的入门实验，其地位堪比编程界的 “ Hello World ” 。对于许多同学来说，流水灯都是他们在硬件上观察到的第一个实验现象。流水灯是指多个LED灯按照一定的时间间隔，顺序点亮并熄灭，周而复始形成流水效果。本文我将记录我学习使用FPGA做流水灯实验的过程。1 实验内容 本次实验的内容就是使开发板上的四个LED灯以0.5秒的间隔按顺序...

Vivado程序固化初玩FPGA开发板，会遇到这种情况，事先写好的程序编译成功后，下载到板子里，随着掉电之后，程序也就随之消失，再次上电，又要重新编译下载程序。所以学会固化程序十分重要！目的简介：将FPGA的配置文件（固化用的配置文件是二进制文件，仅bin文件）烧写到板载Flash中，实现上电自启动，完成程序固化过程步骤：1）在Vivado软件里找到Settings设置选项，进入，点击Bitstream选项，将 bin_file 勾上，点击 OK2）点击 Generate Bitstream

基于PYNQ重建BNN工程Github链接环境：ubuntu18.04 vivado2018.3参考步骤(源自Github的Readme)Hardware design rebuiltIn order to rebuild the hardware designs, the repo should be cloned in a machine with installation of the Vivado Design Suite (tested with 2018.2).Following

文章目录前言一、上升沿检测电路原理1.上升沿检测电路2.读入数据总结前言所谓边沿检测，就是检测输入信号的上升沿和下降沿。在设计数字系统时，边沿检测是一种很重要的思想，实际编程时用的最多的时序电路应该就是边沿检测电路和分频电路了。所谓边沿检测就是,若是由1变为0，能够检测到下降沿,则被称为下降沿检测电路(negedge edge dttection circuit)，能够同时检测上升沿与下降沿的电路称为双沿检测电路(double edge detection)一、上升沿检测电路原理对前一个cl

IP核是指在电子设计中预先设计的用于搭建系统芯片的可重用构件，可以分为软核、固核和硬核三种形式。软核通常以可综合的RTL代码的形式给出，不依赖于特定的工艺，具有最好的灵活性。硬IP核是针对某种特定工艺生成的物理版图，具有最优化且可预知的面积、速度和功耗，但其可移植性和灵活性较差。固核是前两者在灵活性和性能之间的折衷。以太网技术主要研究内容包括物理层和MAC子层。MAC子层控制器既可以集成于网络终端设备中实现网络接入，同时又是开发网桥、交换机等网络互连设备，延伸以太网传输范围的基础，在以太网接入中...