zynq

一、AXI DMA介绍 本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE ...

利用ZYNQ验证算法的一大优势在于，可以在上位机发送指令借助CPU的控制能力和C语言易开发特点，实时配置算法模块的工作模式、参数等对来对其算法模块性能进行全面的评估。最重要的是无需重新综合硬件模块。 接着上篇该系列博文，在sysGen中设计模块功能为：根据模式选择输入，来完成乘2或除2两种运算，0乘 ...

一、前言 之前ZYNQ与PC之间的网络连接依赖于外接硬件协议栈芯片，虽然C驱动非常简单，但网络带宽受限。现采用LWIP+PS端MAC控制器+PHY芯片的通用架构。关于LWIP库，已经有很多现成的资料和书籍。其有两套API，一个是SOCKET，另一个是本例中要用到的RAW。RAW API理解起来较为复 ...

Zynq Cache问题的解决方法 - Kevin_HeYongyuan - 博客园https://www.cnblogs.com/kevin-heyongyuan/articles/7738552.html 在进行PS-PL之间的DMA传输时，不可避免会遇到Cache问题。今天在这里讲一下Cach ...

简单易懂的AXI_Lite 总线详解1、前言AXI_LITE协议主要应用于Xilinx的ZYNQ芯片构架下的ARM和FPGA之间的数据读写，更偏向于单个寄存器的读写。2、AXI总线与ZYNQ的关系AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4这个版本，所以当你用到Xilinx的软件的时候看到的都是“AIX4”的IP，如Vivado打包一个AXI IP的时候，

zynq 7000 一般有2个cpu （arm A9)，我们一般都用一个cpu0，本实验让2个cpu 都运行起来，cpu0 运行操作系统petalinux 2018.2， cpu1: 裸机流水灯。同时通过共享内存的方式，实现2个核之间的交互。

第一次写博客，就当是练手了吧QAQ无病呻吟[滑稽]1.导出图片数据2.将数据存入ROM中3.程序设计插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入无病呻吟[滑稽]首先说一下我用的板子，是XILINX的zynq-7020，这也是我学习的第一块FPGA板子，我知道这块板子的难度是很高的，我

1. 前言最近在看ARM的架构，看到指令集 这一章，讲的比较简单，也没有具体的例子，所以就想着实践一下。ARM官网也给出了几个练习，就想着先尝试一下。但是官方的开发软件是收费的同时使用的还是模拟器，而我手边正好有搭载ARM Cortex-A9的ZYNQ7020，就直接在ZYNQ上练习好了。Note： 这篇文章记录了我的思路历程，不是纯粹的教程，可能会繁琐。2. ZYNQ的ARM核是怎么样启动的到最后才发现，这里其实不需要知道就可以继续了，但是既然去了解了我就把他写下来。2.1 stage0：Boo

1.qspi1) ug1209 create qspit boot kernel image.ub(kernel,dtb-tree,rootfs) 2) use sdk tools create qspi-boot.bin bootgen -i mage qspi_boot.bif -arch zynqmp -o c:\test\qspi-boot.bin qspi_boot.bif(fsbl,pmu,pl-bits,atf,uboot,kernel)2....

正式入坑zynq。去年就入手的赛灵思zynq7020开发板，因为买的服务器（Dell PowerEdgeR710)出现了无法修复的问题，好不容易搭建好的环境就这样被浪费了，所以这次重新购买了一款DELL笔记本工作站7750。输在技术上心服口服，输在设备上死不瞑目！先写一下本周的OKR本周OKR起止时间2020年8月10日 至 2020年8月14日信心指数（1-10）完成情况得分Object搭建开发环境Key...

互联结构实现 Zynq-7000 SOC内PS内各个模块的连接, 以及PS和PL的连接.基于AXI高性能数据通路的PS互联在PS内用于连接各个模块主要包含 OCM互联单元和中央互联单元OCM 互联central Interconnect和PL的访问， 提供256KB SRAM的OCM访问CPU和ACP接口，通过SCU访问OCM时，有最低的延迟中央互联中央互联为64位宽度，通过其可以将IO端口和DMA控制器连接到DDR存储器控制器和OCM，此外，可以连接到用于互联PL逻辑的AXI_.

ZYNQ异常与中断（三）1.前言2.中断的嵌入式程序实现2.1 底层寄存器的编写2.2 项目模块3.petalinux系统下的中断实现1.前言上一节讲了ZYNQ的异常中断原理，不是特别详细，但也总算把大概的知识体系过了一遍,有了大概的知识体系，就可以开始异常中断的使用了。这里是以ZYNQ7000为例，进行总结。2.中断的嵌入式程序实现ZYNQ7000是一款SOC，所以他的嵌入式开发流程和大部分单片机的开发流程是一样的，总结一下就是以下步骤：在做某一个完整的嵌入式项目时，应该先结合数据手册